Lecture 0：课程管理 — ECE 6465 课程笔记

1. 课程基本信息 00:00:03

本课程为 Georgia Tech ECE 6465「Memory Device Technologies and Applications」（存储器件技术与应用），3 学分。上课时间为每周二、周四 12:30 pm – 1:45 pm，教室在 Van Leer C457。本视频录制于 2024 年 8 月 20 日，即 2024 年秋季学期的第一节课，主要内容是课程管理事项（Section 0: Admin）。

授课形式为完全线下（fully in person），不提供 hybrid 混合模式；不过课堂录像会在课后上传 YouTube 供大家复习。课程网站使用 Canvas：所有讲义（lecture slides）和作业（homework assignments）都发布在 Canvas 上，选课学生自动获得访问权限。

想提前预习的同学可以观看往期录像：Fall 2021 版本的录播课（老师口述当时课号为 4221 系列）已发布在 YouTube 播放列表。但要注意，本学期会更新部分内容、加入新材料，与往期版本并不完全相同。

Administrative Details 幻灯片：课号、学分、上课时间、教室、Canvas 与往期录像链接 — 图：Administrative Details 幻灯片——课号 ECE 6465、3 学分、周二/周四 12:30–1:45 pm、Van Leer C457、Canvas 课程网站及 YouTube 往期录像链接。

2. 讲师信息与背景 00:01:46

主讲人为 Prof. Shimeng Yu，办公室位于 Pettit (MiRC) 116（在桥对面的 Pettit 楼），邮箱 shimeng.yu@ece.gatech.edu——联系老师的最佳方式就是发邮件。Office hour 为每周四上午 10 点至 11 点，地点在其办公室。

教育背景方面，Yu 教授 2009 年在北京大学（Peking University）获微电子学士学位，随后在 Stanford University 先后获电子工程硕士（2011）与博士（2013）学位。职业经历：2013–2018 年任 Arizona State University 助理教授——在 ASU 期间就开始讲授本课程，至今已有约 10–11 年的教学积累；2018 年加入 Georgia Tech 任副教授（2018–2023），2023 年起为正教授，2024 年起为 Dean's Professor。

Yu 教授是 IEEE Fellow，获选理由是其在非易失性存储器（non-volatile memories）与存内计算（in-memory computing）方面的贡献——存储器正是他的专长领域，这也是他开设本课的原因。欢迎访问其课题组网站 shimeng.ece.gatech.edu 了解相关研究。

讲师背景幻灯片：教育经历、职业经历、IEEE Fellow、课题组网站 — 图：「Something About Your Instructor」——讲师的教育与职业经历、IEEE Fellow 头衔及个人网站。

3. 课程目标 00:03:11

课程围绕「从单元到阵列、再到缩放趋势」的主线设定了三大目标：

目标一：能够分析单个存储位元（bit cell）的操作，及其稳定性（stability）、变异性（variability）、可靠性（reliability）问题。无论讲哪种存储技术，课程都会从单 bit 存储单元讲起。

目标二：能够分析带外围电路（peripheral circuitry）的存储阵列（memory array）操作，包括位线/字线、译码器（decoder）等，以及读/写操作的时序（timing）和施加在 wordline/bitline 上的偏置电压（biases）——存储器必须组成阵列才具备实际功能。

目标三：理解主流存储技术的缩放趋势（scaling trend）以及新兴存储技术的动机——既包括产业界的主流技术，也包括学界和产业前瞻团队正在研究的新兴存储器，理解它们如何缩放以及缩放过程中的挑战。

课程定位为研究生水平、前沿技术导向（cutting-edge technology-oriented）、由产业趋势驱动，与标准教科书式课程很不一样，更实践化、更产业导向。相应地，学生需要主动阅读文献（论文）作为作业的一部分，以理解产业趋势。

Course Objectives 幻灯片：三大课程目标与课程定位 — 图：Course Objectives 幻灯片——bit cell 分析、阵列操作分析、缩放趋势理解三大目标，以及研究生水平、产业导向的课程定位。

4. 先修课程要求 00:05:33

必需的先修课是本科水平的半导体器件与数字电路课程，例如 Georgia Tech 的 ECE3030 Physical Foundations of Computer Engineering、ECE3040 Microelectronic Circuits，或其他学校的等价课程（即本科半导体器件物理 + 数字 VLSI）。

推荐但不强制的是研究生水平的同类课程，例如 ECE6450 Introduction to Microelectronics Technology、ECE6130 Advanced VLSI Systems，或等价课程。

Prerequisites 幻灯片：必需与推荐的先修课程 — 图：Prerequisites 幻灯片——必需的本科先修课与推荐的研究生课程。

5. 教材与参考书 00:06:24

本课程没有官方指定教材。参考书为 Yu 教授本人的专著：S. Yu, Semiconductor Memory Devices and Circuits, CRC Press / Taylor & Francis, 2022（疫情期间、约三年前写成，正是作为本课的参考书），出版社页面见此链接。

无需购买：该书可通过 Georgia Tech Library 获取，老师确认可以直接从 GT 图书馆下载 PDF 电子版。

Textbook 幻灯片：参考书信息、出版社链接与封面 — 图：Textbook 幻灯片——参考书《Semiconductor Memory Devices and Circuits》的书名、出版社、链接与封面，可从 GT 图书馆免费下载。

6. 作业与评分构成 00:07:13

总评由三部分构成：

计分项	占比	说明
作业（Homework）	50%	共 5 个 problem sets，每个占 10%；部分题目需要 MATLAB 等数值工具的预备知识；作业以数字方式提交到 Canvas（如把纸面解答扫描后上传），不接受纸质提交
期中考试（Midterm）	25%	约 10 月下旬（Late October），在本教室进行，时长等同一次常规课（1 小时 15 分钟）
期末考试（Final）	25%	按 Registrar 的期末考试时段安排（约 12 月初）

考试规则（期中、期末相同）：闭卷、不允许带讲义笔记（close book, close lecture notes）；允许携带一张 A4 大小的 cheat sheet 和一个计算器；线下教室考试，无线上选项。

最终等级基于全部计分项按曲线（curve）给分。老师给出了往届的预期等级分布作为参考（并强调「subject to change」，是否适用取决于本学期的整体表现）：85 分以上为 A，70 分以上为 B，55 分以上为 C，40 分以上为 D，40 分以下为 F。

Assignments and Grading 幻灯片：作业 50%、期中 25%、期末 25% 及等级分布 — 图：Assignments and Grading 幻灯片——评分构成（作业 50% / 期中 25% / 期末 25%）、考试规则与往届等级分布。

7. 课程政策 00:09:56

迟交政策：作业必须在截止时间前提交。迟交 24 小时以内，得分 ×80%（例如原本 90 分会变成 72 分）；迟交 24–48 小时，得分 ×50%；超过 48 小时不再接受，记 0 分。

成绩申诉时限：对作业或考试评分有任何疑问，必须在成绩发回后一周内提出；不允许等到学期末再回来要分。有问题要立刻问。

其余事项——学术诚信（Academic Integrity）、残障学生便利（Accommodations for Students with Disabilities）、宗教节日缺席、医疗紧急情况、Student-Faculty Expectations Agreement 等——请参见已上传至 Canvas 的 syllabus。

Policy 幻灯片：迟交罚分规则与成绩申诉时限 — 图：Policy 幻灯片——迟交罚分规则（×80% / ×50% / 0 分）与一周内成绩申诉时限。

8. 涵盖主题 1/3：导论、SRAM、DRAM 00:11:41

半导体存储与 CMOS 缩放概述：课程开篇先介绍存储子系统概览，并复习 CMOS 缩放趋势（scaling trend），由此引入产业的缩放趋势、产业动态与技术趋势。

SRAM：从 6T（六晶体管）基本单元的操作讲起，涵盖噪声容限（noise margin）、稳定性、缩放问题与版图（layout），以及变异性与可靠性问题。最新趋势部分包括 8T cell、FinFET、堆叠纳米片（stacked nanosheet）晶体管和背面供电（backside power delivery）。老师特别说明：三年前的版本只讲了 FinFET 设计，但产业演进很快，本学期新增了针对先进节点（3 nm、2 nm、1 nm 及以后）的内容，包括基于堆叠纳米片的晶体管与背面供电——这些对维持 SRAM 在未来节点的可缩放性非常重要。

DRAM：从 1T-1C（一晶体管一电容）基本单元的操作讲起，涵盖制造工艺、结构与版图。最新趋势是 HBM（高带宽存储器）——基于 3D TSV（through-silicon via，硅通孔）+ micro bump 键合、由 2D DRAM 三维堆叠而成，是当下非常热门的话题；未来缩放方向是 Monolithic 3D DRAM（单片 3D DRAM），学界与产业前瞻团队仍在研究。时间允许的话还会介绍可与逻辑芯片集成的嵌入式 DRAM（eDRAM）。

Topics To Be Covered (1 of 3)：概述、SRAM、DRAM 主题列表 — 图：Topics To Be Covered (1 of 3)——半导体存储与 CMOS 缩放概述、SRAM、DRAM 的完整主题列表。

9. 涵盖主题 2/3：Flash 与新兴存储器 00:14:14

FLASH 存储器：涵盖器件物理、NAND 与 NOR 架构、可靠性与缩放问题，最新趋势是 3D 垂直 NAND（3D vertical NAND）。老师点评道：回顾过去三年，3D NAND 领域除了堆叠层数越来越高之外没有太多新想法，没有根本性的技术突破，所以这部分内容更新不多；但产业仍在持续缩放——单纯不断加层的路线中其实有很多挑战，课上会展开讨论。

新兴存储器（Emerging memories）：其中一些已被产业商业化，另一些仍处于研究阶段。主题包括交叉点阵列架构（cross-point array architecture）、RRAM（阻变随机存取存储器）、PCM（相变存储器）、MRAM（磁性随机存取存储器）和铁电存储器（ferroelectric memories）。Yu 教授的课题组正活跃研究其中若干种新兴存储器，课上会展示一些最新的研究进展。

Topics To Be Covered (2 of 3)：FLASH 与新兴存储器主题列表 — 图：Topics To Be Covered (2 of 3)——FLASH 存储器与 RRAM/PCM/MRAM/铁电等新兴存储器主题列表。

10. 涵盖主题 3/3：阵列设计与存内计算 00:15:56

存储阵列设计（Memory Array Design）：讲授外围电路（peripheral circuits）的电路级技术，特别是灵敏放大器（sense amplifier）——它对从存储阵列中检测数据非常重要。课程还会介绍 bank 级仿真器（bank-level simulator），供学生从架构与组织（architecture & organization）的角度练习设计存储阵列。

新应用——面向 AI 硬件的存内计算（in-memory computing for AI hardware）：这是当下热门的研究方向，被认为是在片上加速 AI 算法的好方法，课程将介绍存内计算的相关概念。

Topics To Be Covered (3 of 3)：存储阵列设计与存内计算 — 图：Topics To Be Covered (3 of 3)——存储阵列设计（灵敏放大器、bank 级仿真器）与面向 AI 硬件的存内计算。

11. 暂定 16 周日程表 00:17:00

老师强调日程「subject to change」：会视课堂实际进度调整，也可能因他出差（需为学术社区和赞助企业的事务外出）而变动。全学期共 5 次作业（HW1–HW5），作业截止日为周五。16 周安排如下：

周次	日期	授课内容	作业
Week 1	8/20–8/22	Intro / Review of CMOS Scaling	—
Week 2	8/27–8/29	SRAM 1-2	—
Week 3	9/3–9/5	SRAM 3-4	HW1 发布
Week 4	9/10–9/12	SRAM 5 / DRAM 1	HW1 截止
Week 5	9/17–9/19	DRAM 2-3	HW2 发布
Week 6	9/24–9/26	3D IC（线上）/ DRAM 4	—
Week 7	10/1–10/3	DRAM 5 / FLASH 1	HW2 截止
Week 8	10/8–10/10	Fall break（秋假）// FLASH 2	HW3 发布
Week 9	10/15–10/17	FLASH 3-4	HW3 截止
Week 10	10/22–10/24	期中考试 / Emerging memories 1	—
Week 11	10/29–10/31	Emerging memories 2	HW4 发布
Week 12	11/5–11/7	In-memory compute / NeuroSim（线上）	HW4 截止
Week 13	11/12–11/14	Array Design 1-2	HW5 发布
Week 14	11/19–11/21	RRAM / PCM	HW5 截止
Week 15	11/26–11/28	MRAM / Thanksgiving（感恩节）	—
Week 16	12/3–12/5	Ferro / 期末考试（期末考试周，按 Registrar 安排）	—

视频最后老师两次询问「any questions」，无人提问（老师笑称 "this is a very shy audience"），随后在约 18:12 处结束行政部分（"let me stop here for the logistics"）。

Tentative Schedule (Subject to Change) 16 周日程表全表 — 图：Tentative Schedule (Subject to Change)——16 周日程表全表，含每周授课主题与 HW1–HW5 发布/截止时间。

本讲要点总结

ECE 6465，3 学分，周二/周四 12:30–1:45 pm，Van Leer C457；完全线下授课，录像课后上传 YouTube，讲义与作业在 Canvas。
讲师 Prof. Shimeng Yu（IEEE Fellow，非易失性存储与存内计算方向），办公室 Pettit (MiRC) 116，Office hour 周四 10–11 am，最佳联系方式为邮件 shimeng.yu@ece.gatech.edu。
三大课程目标：分析单个 bit cell 的操作与稳定性/变异性/可靠性；分析带外围电路的存储阵列操作（时序与偏置）；理解主流技术的缩放趋势与新兴存储器的动机。
先修要求：本科半导体器件与数字电路（如 ECE3030/ECE3040）必需；研究生课程（如 ECE6450/ECE6130）推荐但不强制。
无指定教材；参考书为 Yu 著《Semiconductor Memory Devices and Circuits》（CRC Press, 2022），可从 GT 图书馆免费下载 PDF。
评分：作业 50%（5 个 problem sets，各 10%，Canvas 数字提交）+ 期中 25%（10 月下旬）+ 期末 25%（12 月初）；闭卷，允许一张 A4 cheat sheet 和计算器；按曲线给分，往届参考线为 85+/70+/55+/40+ 对应 A/B/C/D。
迟交罚分：24 小时内 ×80%，24–48 小时 ×50%，超过 48 小时记 0 分；成绩疑问须在发回后一周内提出。
课程内容三大块：① CMOS 缩放概述 + SRAM（6T/8T、FinFET、堆叠纳米片、背面供电）+ DRAM（1T-1C、HBM、Monolithic 3D DRAM）；② FLASH（NAND/NOR、3D 垂直 NAND）+ 新兴存储器（RRAM、PCM、MRAM、铁电）；③ 阵列设计（灵敏放大器、bank 级仿真器）+ 面向 AI 硬件的存内计算。
本学期相对三年前的更新重点：SRAM 先进节点（3/2/1 nm、纳米片、背面供电）与 DRAM 的 HBM/3D 堆叠内容；3D NAND 因缺乏根本性突破更新较少。
16 周日程 subject to change：Week 10 期中考，Week 16 期末考，HW1–HW5 穿插于 Week 3–14，截止日为周五。

术语表

术语	中文	说明
bit cell	位元 / 存储单元	存储 1 bit 数据的最小单元，各类存储技术分析的起点
stability	稳定性	存储单元保持/读取数据时不被翻转的能力
variability	变异性	工艺等原因导致的单元间参数差异
reliability	可靠性	单元长期工作不失效的能力
memory array	存储阵列	由位元按行列组织、配合外围电路才能工作的存储结构
peripheral circuits	外围电路	译码器、灵敏放大器等操作存储阵列所需的辅助电路
wordline / bitline	字线 / 位线	阵列中选择行与读写数据的信号线
decoder	译码器	把地址转换为字线/位线选择信号的电路
scaling trend	缩放趋势	器件特征尺寸不断微缩的产业发展趋势
SRAM	静态随机存取存储器	基于 6T 单元的易失性存储器
6T cell	六晶体管单元	SRAM 的基本存储单元
noise margin	噪声容限	衡量 SRAM 单元抗噪声干扰能力的指标
FinFET	鳍式场效应晶体管	先进节点主流晶体管结构
stacked nanosheet	堆叠纳米片（晶体管）	3nm/2nm/1nm 及以后先进节点的晶体管结构
backside power delivery	背面供电	从晶圆背面给电路供电的先进工艺，对 SRAM 持续缩放重要
DRAM	动态随机存取存储器	基于 1T-1C 单元的易失性存储器
1T-1C	一晶体管一电容	DRAM 的基本单元结构
HBM	高带宽存储器	通过 TSV 与 micro bump 把多层 2D DRAM 三维堆叠而成
TSV	硅通孔（Through-Silicon Via）	实现芯片三维堆叠互连的垂直通孔
micro bump	微凸点	芯片堆叠键合用的微小金属凸点
monolithic 3D DRAM	单片 3D DRAM	仍在研究中的 DRAM 未来缩放方向
eDRAM	嵌入式 DRAM	可与逻辑芯片集成的 DRAM
FLASH memory	闪存	基于浮栅类器件的非易失性存储器
NAND / NOR	与非 / 或非（闪存架构）	两种闪存阵列组织方式
3D vertical NAND	3D 垂直 NAND	通过不断增加堆叠层数实现缩放的现代闪存
emerging memories	新兴存储器	RRAM、PCM、MRAM、铁电存储器等新型存储技术的统称
cross-point array	交叉点阵列	新兴存储器常用的高密度阵列架构
RRAM	阻变随机存取存储器	利用电阻变化存储数据
PCM	相变存储器	利用材料晶态/非晶态电阻差异存储数据
MRAM	磁性随机存取存储器	利用磁性状态存储数据
ferroelectric memory	铁电存储器	利用铁电材料极化状态存储数据
sense amplifier	灵敏放大器	从存储阵列读出微弱信号的关键外围电路
bank-level simulator	bank 级仿真器	从架构/组织角度设计存储阵列的练习工具（课程将介绍，如 NeuroSim 等线上专题）
in-memory computing	存内计算	在存储器内直接做计算以加速片上 AI 算法的新应用方向
IEEE Fellow	IEEE 会士	IEEE 最高会员等级，讲师因非易失性存储与存内计算贡献当选
cheat sheet	小抄 / 速查纸	考试允许携带的一张 A4 备忘纸
curve (grading on a curve)	曲线给分	按全体成绩分布相对评定等级