Lecture 10：相变存储器（PCM）
1. 引言与相变材料概述：硫族化合物与 GST 00:00:44
本讲是新兴存储器系列的第二讲（上一讲为 RRAM），主题是相变存储器（Phase Change Memory, PCM）。课程按六部分展开：相变材料概述 → 工作原理 → 编程电流缩放 → 多值能力 → 可靠性 → 阵列集成与芯片演示。
相变材料属于硫族化合物（chalcogenide）：硫族元素（chalcogen）指周期表 VIA 族中除氧以外的元素（S、Se、Te），其化合物即 chalcogenide。这类材料的应用历史很长：1970 年代用于静电复印（Xerography），1990 年代用于 CD-RW / DVD-RW 可重写光盘，2000 年代起进入半导体工业做存储器（曾有 OUM/Ovonic Universal Memory、PCM、PRAM 等多种名称）。
最典型的相变材料是 Ge₂Sb₂Te₅（GST），锗:锑:碲组分比为 2:2:5（"GST-225"），与 CD/DVD 可重写光盘的记录介质是同一类材料。在光盘中用激光加热实现写/擦：高能量脉冲 → 非晶态（amorphous），低能量长脉冲 → 晶态（crystalline），读出依靠相变引起的折射率/反射率变化（光学读出）。半导体 PCM 则把光学手段全部换成电学：电流焦耳热编程 + 外电路感测电阻率读出。习惯上，非晶化 = "写"（writing），结晶化 = "擦"（erasing）。
2. 相变原理：两个特征温度与自由能图像 00:05:15
相变开关由两个特征温度决定：熔化温度 Tm（约 400–600 °C）与结晶温度 Tx/Tg（约 200 °C）。两种操作的物理图像截然不同：
- RESET（写非晶）：施加大电流，焦耳热使局部温度超过 Tm 熔化材料，随后必须快速撤掉热源（淬火，quench）——原子来不及回到有序晶格位置，被冻结在无序排列中，形成非晶态。
- SET（再结晶）：施加中等电流，产生高于 Tx 但低于 Tm 的温度并保持较长时间，帮助原子越过能垒回到有序晶格，恢复晶态。
从自由能图像看：晶态是系统自由能全局最低的稳定相；淬火得到的非晶态只是被困在局部能量极小处的亚稳态——只要给予适当的热激活，它就会越过势垒自发回到晶态。这正是 PCM 保持特性（retention）问题的物理根源（详见第 7 节）。读出时只用极低的电流/电压感测电阻：非晶态 = 高阻态（HRS），晶态 = 低阻态（LRS）。
实验依据是 GST 的电阻率—退火温度曲线（Ovonyx 数据）：升温至约 150–210 °C 区间时，电阻率从约 1E4（相对值）骤降到约 1E0，变化约 4 个数量级；非晶（vitreous）态的导电激活能 Ea = 0.21 eV，晶态仅 0.02 eV（接近金属性导电）。
3. 蘑菇形器件结构与 SET/RESET 编程动力学 00:09:29
典型 PCM 单元是蘑菇形单元（mushroom cell）：自下而上为底电极 → 细小插塞/接触孔（plug / contact via，又称 heater，本质是一段埋入式电阻）→ GST 薄膜层 → 顶电极，整体是一个两端器件。插塞的作用是产生局部焦耳热：电流流过细小插塞发热，热量在 GST 内形成温度梯度，只有插塞正上方温度超过 Tm（>500 °C）的区域才被熔化——这一小块区域即"有源区（active region）"，淬火后形成蘑菇头/半球形（dome）非晶区，其余 GST 始终保持晶态。
课堂播放的 RESET 动力学仿真展示了电流逐步上升的过程：I = 400 µA → 600 µA → 800 µA，温度分布逐渐升高、熔化区逐渐扩大；电流峰值过后快速撤流（quench），靠近 heater 的区域冻结为非晶 dome。SET 则相反：施加低幅度、缓变的电流，通过非晶区中的导通路径（percolation path）局部加热，帮助原子回到晶格，逐步（至少部分地）恢复晶态。
4. 编程曲线与 DC I-V 特性：单极性与阈值开关 00:17:22
PCM 的核心操作特性由编程曲线（R-I 曲线）描述（R. Bez & G. Atwood, IEEE NVSMW 2006；Reset 脉冲 40 ns、Set 脉冲 80 ns）：
- RESET 曲线：从晶态（低阻约 5×10³ Ω）出发，当编程电流足够大（>~400 µA）时电阻升至约 10⁶ Ω。TEM + 电子衍射验证了相变的真实性：晶态区域出现规则衍射点阵，非晶区无重复衍射图样。400 µA 得到中间阻值（非晶区小），600 µA 非晶区更大、阻值更高——通过编程电流控制非晶体积，天然支持多值存储。
- SET 曲线：从非晶高阻态出发，低电流逐渐恢复晶态；但 SET 电流必须限幅（如 <~250 µA），一旦超过约 400 µA 又会立即重新 RESET。
DC 准静态 I-V 特性（Pirovano et al., IEEE TED 2004）揭示了另一关键现象：非晶态在低偏压下高阻，电压升到阈值电压 Vth（约 0.6–1.2 V）时发生阈值开关（threshold switching），电压回跳（snapback，S 形负微分电阻）进入导通；继续增大电流，焦耳热达到玻璃化转变温度（但不熔化）导致结晶——因此 DC 扫描只能观察到 SET，无法实现 RESET：RESET 需要纳秒级快速 quench，而 DC 扫描每步约 ms、整个扫描需数秒，撤热太慢，非晶态无法被冻结下来。
5. RESET 电流缩放挑战：从蘑菇单元到 CNT 极限器件 00:23:47
降低 RESET 电流有四条路线：(1) 减小接触面积（暴力缩放）；(2) 器件结构工程，使加热更高效、散热更局域；(3) 工程化 GST/电极界面的热阻与电阻；(4) 工程化相变材料本身的电学/热学性质——例如把熔点从 500 °C 降到 300 °C 就大有帮助。
接触面积缩放（Pirovano et al., IEDM 2003）：RESET 电流与接触面积近似线性。约 1000 nm²（~30×30 nm）的接触仍需 300–400 µA。对比一下尺度：3 nm 节点的 SRAM 6T 单元才 0.02 µm²（约 100×200 nm）；若用 1T1R，最小宽度晶体管只能提供几十 µA，要驱动 400 µA 需要 W/L≈10，面积代价不可接受。要把电流降到 100 µA 以下，接触面积需小于约 400 nm²（20×20 nm）。
热工程——限制型单元（confined cell）：蘑菇结构易于制造（图形化接触孔后整面淀积 GST 即可），但热量向四面八方散失、效率低；把 GST 填进接触孔内（四周为绝缘体）形成 confined 结构，热被限制在孔内。同样材料组分下，Struct B（confined）比 Struct A（蘑菇）的 RESET 电流降低约 50%。Samsung（I.S. Kim et al., VLSI 2010）演示了 7.5×17 nm 的极限缩放 confined 单元，TEM 证实相变材料被限制在底电极接触（BEC）上的纳米空间内。
CNT 电极极限器件（Feng/Liang et al., Science 2011 & VLSI 2011，大学基础研究路线）：用碳纳米管（直径 ~1–1.5 nm 的金属性管）作电极，先通大电流烧断 CNT 形成纳米间隙（nanogap），再淀积 10 nm 非晶 GST 填隙，得到接触直径 <3 nm 的极限小器件。结果：I_reset < 5 µA（可低至 1–2 µA），RESET 能耗 < 100 fJ/bit，但仅演示约 100–200 次开关循环——可靠性有限、无法集成成阵列，属于探索物理极限的基础研究。
缩放趋势图（J. Liang et al., VLSI 2011）：文献数据（黑）、ITRS 路线图（红）与 CNT 数据点（星标）落在同一条缩放趋势线上；外推到 2×2 nm 接触可得 1–2 µA 的 RESET 电流。但该尺寸下的耐久/保持无人验证，而且即使用 EUV，工业界也做不出 2 nm 接触孔。讲者的判断：要让 PCM 有竞争力，RESET 电流需降到约 10 µA，即约 10×10 nm 的接触。
6. 多值（Multilevel）能力与写-校验 00:35:21
PCM 的 on/off 比大于 100（约两个数量级），可以在高低阻之间插入多个中间电平，本质是控制非晶区体积与晶态区的比例。控制手段有三类（幻灯片三栏）：低压幅度控制（电流细丝控制）、幅度控制（编程体积控制）、下降时间控制（结晶程度控制）——既可以调 RESET 幅度得到不同非晶体积，也可以调 SET 脉冲下降沿斜率得到不同结晶程度（示例脉冲 3 ns/10 ns/3 ns）。
但多值化有两大难题（T. D. Happ, IBM, VLSI 2006）：(1) R-I 转变曲线太陡，需要不同写入方案与材料/结构工程配合；(2) 单脉冲编程下 4 电平（00/01/10/11）的阻值分布太宽、相互重叠——因此必须采用写-校验（Write & Verify），与 NAND 的 ISPP 思想相同：写 → 读 → 不达标则按反馈调整再写。IBM（T. Nirschl, IEDM 2007）用 TiN heater 单元和反馈式尾斜率（feedback-based tail-slope）算法演示了多达 16 个电平，4 电平在 8 次迭代内收敛；Samsung（D.-H. Kang, VLSI 2008）也证明写-校验能显著收紧 4 电平分布。
7. 可靠性之一：保持特性与电阻漂移 00:38:51
自发结晶（保持失效）：非晶高阻态是亚稳态，原子始终趋向回到有序位置，高温加速再结晶，导致高阻态电阻随时间下降。表征方法：在不同温度下测结晶时间，作 Arrhenius 图（结晶时间 vs 1/k_BT），斜率即激活能。Pirovano et al.（IEDM 2003）的数据给出 ΔE = 2.6 eV：实测从 210 °C（约 10² s）到 160 °C，外推得 110 °C 下可保持 10 年。外推公式：t = t₀·exp(ΔE/kT)，即 ln(t₂/t₁) = ΔE·(1/kT₂ − 1/kT₁)。激活能依赖材料组分，也可能依赖尺寸（成核/结晶机制变化）。
电阻漂移（drift）——PCM 特有，方向与保持失效相反：非晶态及中间态的电阻随时间上升，服从幂律 R = R₀·(t/t₀)^ν。漂移指数 ν 随状态不同：Kang et al.（VLSI 2008）实测 ν 从 0.0043 到 0.0907——阻值越高漂移越大；温度越高漂移越快（R_RESET 与 Vth 都漂移，Ielmini et al. 2009 给出幂律外推）。
漂移的物理机制是非晶相的结构弛豫（relaxation）：HRS 的导电是经由陷阱的 Poole-Frenkel 传导，结构弛豫逐渐消除陷阱，陷阱减少 → 导电减弱 → 电阻升高。
8. 可靠性之二：热串扰与耐久失效 00:42:01
热串扰（thermal crosstalk/disturb）是 PCM 特有的干扰机制（因为开关机制是热）：编程某单元时局部温度高达约 500 °C，热量扩散到相邻单元后可能仍有约 200 °C；若相邻单元处于 HRS，200 °C 会帮助其逐渐结晶，造成 HRS→LRS 翻转。
定量估算（Pirovano, IEDM 2003）：编程脉冲 100 ns，重复 10⁹ 次循环 = 累计 100 s 热扰动时间；回到 Arrhenius 图查 100 s 对应的温度（1/k_BT≈24）约 210 °C——即相邻单元允许的最高温度约 210 °C（对应可承受 10⁹ 次邻位编程循环）。该约束取决于单元间热学性质与间距；工艺节点缩小使单元更近，温度梯度更易侵入邻位——S. Lai（IEDM 2003）指出，归一化到单元半径后 180/130/90 nm 的温度分布形状相同，意味着绝对距离变小时扰动必然加剧。
耐久（endurance）失效模式（K. Kim & S.J. Ahn, IRPS 2005）有两种：
| 失效模式 | 表现 | 机理 |
|---|---|---|
| Stuck SET（卡在低阻，最常见） | HRS 电阻逐渐下降，最终卡在 LRS（示例约 10⁹–10¹⁰ 次循环后失效） | 多次热循环导致 GST 与相邻材料（电极、阻挡层）互混/扩散 |
| Stuck RESET（卡在高阻） | 电流无法通过，单元开路 | GST 与电极物理分离/粘附失效产生空洞（void），相当于气隙断路 |
PCM 的典型耐久为 10⁶–10⁹ 次，略高于 NAND Flash。
9. 阵列集成：MOSFET / BJT / 二极管选通 00:47:33
PCM 阵列有三种主流选通方案，核心约束是必须提供数百 µA 的 RESET 电流：
| 配置 | 选通器件 | 单元面积 | 特点 |
|---|---|---|---|
| 1T1R | MOSFET | 约 18–40 F²（口述甚至 40–50 F²） | RESET 需数百 µA，晶体管宽度远大于最小尺寸（W/L>1）；标准 CMOS 工艺、低成本，适合嵌入式 |
| 1T1R | BJT（双极结晶体管） | 约 6–8 F² | 同尺寸驱动电流大于 MOSFET，可显著缩小单元；需专门工艺模块，先进节点很少有代工厂提供（ST 28/22 nm 嵌入式平台实际采用） |
| 1D1R 交叉点 | 二极管（Si pn 结） | 4 F²（2D 单层极限） | 单向选通恰好适配 PCM 的单极性开关；二极管可从衬底制作，密度最高 |
1D1R 路线的里程碑是 Samsung IEDM 2011（M. J. Kang et al."PRAM cell technology and characterization in 20nm node size"）：20 nm 节点二极管交叉点，half-pitch F = 20 nm，单元 40×40 nm²（4 F²），集成 8 Gb。
10. 产业历史与 Samsung 20nm 8Gb 芯片 00:52:26
PCM 的产业化时间线：2001 年 S. Lai & T. Lowrey 在 IEDM 做 180 nm 概念演示 → ISSCC 2002 180 nm 1T1R（M. Gill）→ VLSI 2004（180 nm）→ 2006（90 nm）→ ISSCC 2008 90 nm 128 Mb / 256 Mb MLC（Bedeschi）→ IEDM 2009（45 nm）→ ISSCC 2010 45 nm 1 Gb（Micron, C. Villa）→ IEDM 2011 20 nm 单元 → ISSCC 2012 20 nm 8 Gb（Y. Choi）。四个阶段：概念演示（2001–2005）→ 技术验证/产品可靠性（2005–2009）→ 制造（2009–2011）→ 量产（2012，Micron/Samsung）。2012 年前后，某些早期智能手机主板上确实用过 PCM 模块。
独立式 PCM 的巅峰之作是 Samsung 8Gb PRAM（Y. Choi et al., ISSCC 2012, "A 20nm 1.8V 8Gb PRAM with 40MB/s Program Bandwidth"）：
| 项目 | 规格 |
|---|---|
| 工艺 / 单元 | 20 nm PRAM 工艺；单元 41×41 nm²；二极管选通（diode-switch） |
| 芯片面积 / 电源 | 9.43×6.30 mm²；VDD 1.8 V（VDDQ/VDDCA 1.2 V）；温度范围 −25~85 °C |
| 组织 / 接口 | 1Gb×8（LPDDR2 接口）；Tile 8Mb（2Kb/4Kb） |
| 时序 | tSET 150 ns；tRCD 120 ns |
| 写性能 | 并行写 128b（默认）/256b（可选）；40 MB/s（仅内部电源）/133 MB/s（外部电源+并行写）；I/O 800 Mb/s/pin |
口述补充：RESET 比 SET 快（quench 过程），所以规格只列较慢的 SET = 150 ns；片上电荷泵把 1.8 V 升压到约 3–5 V 来提供编程电流。
2012 年之后的产业走向：Samsung 随即停止独立式（standalone）PCM 开发，但同年 IEDM 2012 报道了 OTS（Ovonic Threshold Switch，双向阈值开关选通器）。2015 年 Intel/Micron 发布 3D X-point（PCM+OTS 交叉点，Optane 产品），商业销售持续到约 2020/2022 年停止。2017–2018 年 SK Hynix 在 IEDM 演示 OTS 交叉点阵列但未量产——独立式存储级内存（storage class memory）的商业模式至今不明朗。2018 年起 PCM 重心转向嵌入式 NVM（代工厂主导）：STMicroelectronics 押注 PCM 做车规 MCU（与 RRAM 同一市场）；TSMC 有 40 nm PCM 平台但未量产（其 RRAM 已量产，PCM 材料较"另类"、成本和功耗略高，不再加码）。2023 年起 Selector-only-Memory（SOM）回归（SK Hynix 等），引发产业再度关注。
11. ST 28nm FDSOI 嵌入式 PCM 与原型对比 00:59:53
嵌入式 PCM 的代表作是 STMicroelectronics IEDM 2020（F. Arnaud et al."High Density Embedded PCM Cell in 28nm FDSOI Technology for Automotive Micro-Controller Applications"）：28 nm FDSOI 平台，1BJT-1R（5V I/O BJT 选通），单元面积 0.019 µm²（4 bits 合计 0.076 µm²）。
论文同时演示了 16 MB（4×4MB）PCM 芯片：读窗口在 1 ppm 尾部仍然打开（真实大阵列尾部分布），耐久达 10⁷ 次循环（SET/RESET 电流随循环保持稳定）。
嵌入式 PCM 原型对比（幻灯片 55）：
| 项目 | ST 28nm（IEDM 2018） | ST 28nm（IEDM 2020） | TSMC 40nm（IEDM 2019） |
|---|---|---|---|
| 目标应用 | eFLASH | eFLASH | eFLASH |
| 位单元结构 | 1T-1R（5V I/O MOSFET） | 1BJT-1R（5V I/O BJT） | 1T-1R |
| 位单元面积 | 0.036 µm² / 45.9 F² | 0.019 µm² / 24.2 F² | N/A |
| R_ON / R_OFF | 14.39K / 748.89K Ω | 29.1K / 284.36K Ω | 4.34K / 1.22M Ω |
| 开关比 | 52 | ~9.8 | ~281 |
| 写电流 | 200~300 µA | ~300 µA | ~300 µA（reset） |
| 写脉宽 | N/A | N/A | 100 ns（set） |
| 写耐久 | >10⁶ | >10⁷ | >2×10⁵ |
| 保持 | >10 年@150 °C | N/A | >10 年@120 °C |
口述解读：2018→2020 年，ST 在同一 28 nm 平台上把 5V I/O MOSFET 换成 5V I/O BJT，位单元从 0.036 µm² 缩到 0.019 µm²（45.9 F² → 24.2 F²）；代价是开关比从 52 降到约 9.8；而写电流仍然高达约 300 µA——RESET 电流大依旧是 PCM 的根本痛点。
12. 最新进展：Selector-only-Memory（SOM） 01:03:19
3D X-point 采用 1S1R 结构（OTS 选通器 + PCM 存储层），两者都是硫族化合物但组分不同（具体配方是产业机密）。SOM（Selector-only-Memory）的核心思想是：干脆去掉 PCM 存储层，只留 OTS 选通器，让它同时充当存储器——堆叠从 WL/TE/PCM/ME/OTS/BE/BL 简化为 WL/TE/OTS/BE/BL，厚度显著减薄。
存储机理（imec 率先发现，SK Hynix 跟进；至今机制仍有争议、无定论）：OTS 选通器的开启电压 Vth 具有极性依赖的"历史效应"——经历正脉冲编程后 Vth 变小（"P"态，逻辑 1），经历负脉冲后 Vth 变大（"N"态，逻辑 0）；读取时偏置在两个 Vth 之间：P 态导通读出大电流，N 态保持关断。即"极性依赖的开启电压作为存储状态"。
SOM 的四大优点：(1) 它本身就是选通器，低于 Vth 时电流极小，天然切断交叉点阵列的 sneak path；(2) 去掉 PCM 层简化集成、降低堆叠高度与成本；(3) 消除了 OTS/PCM 循环互混问题，耐久改善；(4) 写电流大幅降低：I_write ≈ 15–20 µA（对比 PCM 的约 300 µA）。
SK Hynix 64 Gb 原型芯片（IEDM 2023、VLSI 2024）规格：16 nm half-pitch；单元阵列 16 Mb（4kb×4kb，1-deck）；写脉冲 30 ns / 20 µA；读出感测 35 ns；读窗口 RWM(3σ) 750 mV；非易失（persistency: Yes）；高温保持 >10 年 @125 °C（REBR 200 ppm）；耐久 >10⁷ 次（100% 写，REBR 200 ppm）。Samsung 预计在 IEDM 2024 也发布 SOM 成果——SK Hynix 与 Samsung 都在重金投入，可能给 PCM / 3D X-point 路线带来一次"文艺复兴"。
13. 本讲总结 01:09:49
本讲总结（幻灯片 57）：
- PCM 制造工艺已经成熟，可在 40 nm / 28 nm 节点提供嵌入式 NVM。
- PCM 是 Intel/Micron 3D X-point 存储器的基础技术。
- 由于开关物理的本质是热致相变，功耗大；降低 RESET 电流是第一要务——20 nm 节点下仍 >100 µA。
- 多值单元可行，实现途径是写-校验（Write and Verify）。
- 可靠性问题需要关注：漂移（drift）与热串扰（thermal cross-talk）是 PCM 特有的问题。
- Selector-only-Memory 似乎是 PCM 朝 3D X-point 方向的一次"文艺复兴"——堆叠更薄、写电流更小。
本讲要点总结
- PCM 利用硫族化合物（典型为 Ge₂Sb₂Te₅，GST-225）晶态/非晶态约 4 个数量级的电阻差异存储数据，与 CD/DVD-RW 记录层同类材料，只是把光学写读换成了电学写读。
- 两个特征温度决定编程：RESET 加热超过 Tm（~500–600 °C）后快速淬火（quench）冻结非晶态（<10 ns）；SET 在 Tx（~200 °C）以上、Tm 以下保温较长时间（~50 ns）再结晶——SET 是较慢的一步。
- 蘑菇形单元靠底部细小插塞（heater）产生局部焦耳热，只有插塞正上方的"有源区"发生相变；confined 结构把 GST 填进接触孔，RESET 电流可降约 50%。
- PCM 是单极性开关（焦耳热与电流方向无关），可用单向二极管选通实现 4 F² 交叉点阵列——这是双极性 RRAM 做不到的。
- 非晶态在 Vth≈0.6–1.2 V 处发生阈值开关（snapback）；DC 扫描只能 SET 不能 RESET，因为 DC 撤热太慢、无法淬火。
- RESET 电流过大是 PCM 第一挑战：电流与接触面积近似线性，30×30 nm 接触仍需 300–400 µA；CNT 电极极限器件（接触 <3 nm）证明可降到 1–5 µA / <100 fJ/bit，但无法量产；有竞争力的目标约为 10 µA（10×10 nm 接触）。
- 多值存储靠控制非晶体积实现（on/off 比 >100），但分布过宽必须写-校验（IBM 演示 16 电平）；2 bit/cell 容易，3–4 bit/cell 很难。
- 保持失效源于非晶亚稳态的自发结晶（Arrhenius 外推，ΔE=2.6 eV，110 °C 10 年）；电阻漂移方向相反——结构弛豫消除 Poole-Frenkel 陷阱使电阻按幂律 R=R₀(t/t₀)^ν 上升，对多值读出危害最大。
- 热串扰是 PCM 特有干扰：编程单元 ~500 °C 的热量扩散后邻位仍可达 ~200 °C，会使邻位 HRS 逐渐结晶；10⁹ 次邻位编程循环对应邻位温度上限约 210 °C，缩放使问题加剧。
- 耐久 10⁶–10⁹ 次，失效模式为 stuck SET（GST 与电极材料互混，最常见）与 stuck RESET（空洞断路）。
- 产业轨迹：2001 概念演示 → 2012 Samsung 20 nm 8Gb（二极管交叉点，ISSCC 2012）量产顶点 → 3D X-point（2015–约 2020/2022）→ 2018 起转向嵌入式 NVM（ST 28nm FDSOI BJT 选通 0.019 µm²，等效 3 nm SRAM 密度，车规 MCU）。
- SOM（Selector-only-Memory）去掉 PCM 层、利用 OTS 极性依赖 Vth 历史效应存储，写电流降到 15–20 µA，SK Hynix 已演示 64 Gb 原型——可能带来 PCM 路线的"文艺复兴"。
术语表
| 术语 | 中文 | 释义 |
|---|---|---|
| Phase Change Memory (PCM/PRAM/OUM) | 相变存储器 | 利用硫族化合物晶态/非晶态电阻差异存储数据的非易失存储器。 |
| Chalcogen / Chalcogenide | 硫族元素 / 硫族化合物 | 周期表 VIA 族除氧以外的元素（S、Se、Te）及其化合物，相变材料的基础。 |
| GST (Ge₂Sb₂Te₅) | 锗锑碲合金 | 最典型的相变材料，组分比 2:2:5，与 CD/DVD-RW 记录层同类。 |
| Crystalline / Amorphous state | 晶态 / 非晶态 | 原子长程有序的低阻态与无序的高阻态，分别对应 SET/RESET 后的存储状态。 |
| RESET | 复位（非晶化） | 大电流加热超过熔点后快速淬火，使有源区变为非晶高阻态，<10 ns。 |
| SET | 置位（再结晶） | 中等电流较长脉冲（~50 ns）加热至结晶温度以上，使非晶区恢复晶态低阻。 |
| Quench | 淬火 | 熔化后快速撤除热源使原子冻结在无序位置的过程，是 RESET 成功的关键。 |
| Tm / Tx | 熔化温度 / 结晶温度 | 约 500–600 °C 与约 200 °C，决定编程条件的两个特征温度。 |
| Mushroom cell | 蘑菇形单元 | 底电极插塞（heater）+ 整面 GST 的经典 PCM 结构，非晶区呈蘑菇头状。 |
| Confined cell | 限制型单元 | 把 GST 填入接触孔内使热量受限的结构，RESET 电流较蘑菇结构降低约 50%。 |
| Heater / Plug | 加热器 / 插塞 | 底电极上的细小金属接触柱，作为埋入式电阻产生局部焦耳热。 |
| Active region | 有源区 | 插塞正上方实际发生相变的 GST 区域（dome）。 |
| Joule heating | 焦耳热 | I²R 发热，PCM 开关的能量来源，也是其单极性的原因。 |
| Unipolar switching | 单极性开关 | 开关只取决于电流幅度而非方向，使 PCM 可与单向二极管选通器配合。 |
| Threshold switching / Vth | 阈值开关 / 阈值电压 | 非晶态在约 0.6–1.2 V 发生电压回跳进入导通的现象。 |
| Snapback | 电压回跳 | I-V 曲线中 S 形负微分电阻区，阈值开关的标志。 |
| Programming curve | 编程曲线 | 单元电阻 vs 编程电流的 R-I 特性，多值编程的操作依据。 |
| Multilevel cell (MLC) | 多值单元 | 通过控制非晶体积在 on/off 比 >100 的窗口内存多比特，2 bit 易、3–4 bit 难。 |
| Write and Verify | 写-校验 | 写后读出、不达标反馈重写以收紧阻值分布的编程策略（类比 NAND 的 ISPP）。 |
| Retention | 保持特性 | 数据保持能力；PCM 中 HRS 受自发结晶威胁，用 Arrhenius 外推（ΔE≈2.6 eV）评估 10 年寿命。 |
| Resistance drift | 电阻漂移 | 非晶/中间态电阻随时间按幂律 R=R₀(t/t₀)^ν 上升的 PCM 特有现象，源于结构弛豫消除陷阱。 |
| Poole-Frenkel conduction | 普尔-弗仑克尔传导 | 高阻态经由陷阱的场助热发射导电机制。 |
| Thermal crosstalk (disturb) | 热串扰（扰动） | 编程单元的热量扩散到邻位（~200 °C）加速其 HRS 结晶的干扰，邻位允许温度约 210 °C。 |
| Endurance | 耐久性 | 可承受的编程循环数，PCM 典型 10⁶–10⁹；失效模式为 stuck SET 与 stuck RESET。 |
| Stuck SET / Stuck RESET | 卡在低阻 / 卡在高阻 | 两种耐久失效：材料互混导致永久低阻；空洞（void）断路导致永久高阻。 |
| 1T1R / 1D1R / 1S1R | 一晶体管/一二极管/一选通器 + 一电阻 | 三种阵列单元配置，面积分别约 18–40 F²、4 F²、4 F²。 |
| BJT | 双极结晶体管 | 同尺寸驱动电流大于 MOSFET 的选通器件，ST 28nm 嵌入式 PCM 采用（6–8 F² 级）。 |
| Cross-point array | 交叉点阵列 | 字线/位线交叉处放置存储单元的 4 F² 高密度架构。 |
| OTS (Ovonic Threshold Switch) | 双向阈值开关选通器 | 硫族化合物选通器件，3D X-point 与 SOM 的核心。 |
| 3D X-point | 三维交叉点存储器 | Intel/Micron 2015 年发布的 PCM+OTS 存储级内存（Optane），约 2020/2022 停产。 |
| Selector-only-Memory (SOM) | 仅选通器存储器 | 去掉 PCM 层、利用 OTS 极性依赖 Vth 历史效应存储数据的新器件；写电流仅 ~15–20 µA，SK Hynix 已演示 64 Gb 原型。 |
| Storage class memory (SCM) | 存储级内存 | 介于 DRAM 与 NAND 之间的存储层级，独立式 PCM 的目标市场。 |
| Embedded NVM (eNVM/eFLASH) | 嵌入式非易失存储 | 集成在逻辑/MCU 芯片上的 NVM，目前 PCM 的主要商业落点（车规 MCU）。 |
| FDSOI | 全耗尽绝缘体上硅 | ST 28nm 嵌入式 PCM 所用的衬底/平台技术。 |
| F² | 特征尺寸平方 | 归一化单元面积单位，F 为技术节点 half-pitch。 |
| ISPP | 增量步进脉冲编程 | NAND 中的写-校验方法，PCM 多值编程借鉴其思想。 |
| LPDDR2 | 低功耗 DDR2 接口 | Samsung 8Gb PCM 芯片采用的外部接口（133 MB/s）。 |